Verilog

释义与例句

name
  1. 1.

    A language used to design and model electronic circuits

    计算机 工程 数学